MOS管栅极
由金属细丝组成的筛网状或螺旋状电极。多极电子管中排列在阳极和阴极之间的一个或多个具有细丝网或螺旋线形状的电极，起控制阴极表面电场强度从而改变阴极发射电子或捕获二次放射电子的作用。
场效应管根据三极管的原理开发出的新一代放大元件，有3个极性，栅极，漏极，源极，它的特点是栅极的内阻极高，采用二氧化硅材料的可以达到几百兆欧，属于电压控制型器件。场效应晶体管（FieldEffectTransistor缩写(FET)）简称场效应管。由多数载流子参与导电，也称为单极型晶体管。它属于电压控制型半导体器件。
MOS管的模型
MOS管的等效电路模型及寄生参数如图1所示。图1中各部分的物理意义为：
（1）LG和LG代表封装端到实际的栅极线路的电感和电阻。
（2）C1代表从栅极到源端N+间的电容，它的值是由结构所固定的。
（3）C2+C4代表从栅极到源极P区间的电容。C2是电介质电容，共值是固定的。而C4是由源极到漏极的耗尽区的大小决定，并随栅极电压的大小而改变。当栅极电压从0升到开启电压UGS（th）时，C4使整个栅源电容增加10%～15%。
（4）C3+C5是由一个固定大小的电介质电容和一个可变电容构成，当漏极电压改变极性时，其可变电容值变得相当大。
（5）C6是随漏极电压变换的漏源电容。
MOS管输入电容（Ciss）、跨接电容（Crss）、输出电容（Coss）和栅源电容、栅漏电容、漏源电容间的关系如下：
MOS管的开通过程
开关管的开关模式电路如图2所示，二极管可是外接的或MOS管固有的。开关管在开通时的二极管电压、电流波形如图3所示。在图3的阶段1开关管关断，开关电流为零，此时二极管电流和电感电流相等；在阶段2开关导通，开关电流上升，同时二极管电流下降。开关电流上升的斜率和二极管电流下降的斜率的绝对值相同，符号相反；
在阶段3开关电流继续上升，二极管电流继续下降，并且二极管电流符号改变，由正转到负；在阶段4，二极管从负的反向最大电流IRRM开始减小，它们斜率的绝对值相等；在阶段5开关管完全开通，二极管的反向恢复完成，开关管电流等于电感电流。
图4是存储电荷高或低的两种二极管电流、电压波形。从图中可以看出存储电荷少时，反向电压的斜率大，并且会产生有害的振动。而前置电流低则存储电荷少，即在空载或轻载时是最坏条件。所以进行优化驱动电路设计时应着重考虑前置电流低的情况，即空载或轻载的情况，应使这时二极管产生的振动在可接受范围内。
MOS管栅极电荷QG和驱动效果的关系
MOS管栅极电荷QG是使栅极电压从0升到10V所需的栅极电荷，它可以表示为驱动电流值与开通时间之积或栅极电容值与栅极电压之积。现在大部分MOS管的栅极电荷QG值从几十纳库仑到一、两百纳库仑。
MOS管栅极电荷QG包含了两个部分：栅极到源极电荷QGS；栅极到漏极电荷QGD—即“Miller”电荷。QGS是使栅极电压从0升到门限值（约3V）所需电荷；QGD是漏极电压下降时克服“Miller”效应所需电荷，这存在于UGS曲线比较平坦的第二段（如图5所示），此时栅极电压不变、栅极电荷积聚而漏极电压急聚下降，也就是在这时候需要驱动尖峰电流限制，这由芯片内部完成或外接电阻完成。实际的QG还可以略大，以减小等效RON，但是太大也无益，所以10V到12V的驱动电压是比较合理的。这还包含一个重要的事实：需要一个高的尖峰电流以减小MOS管损耗和转换时间。
重要是的对于IC来说，MOS管的平均电容负荷并不是MOS管的输入电容Ciss,而是等效输入电容Ceff(Ceff=QG/UGS)，即整个0<UGS<UGS(th)的等效电容，而Ciss只是UGS=0时的等效电容。
漏极电流在QG波形的QGD阶段出现，该段漏极电压依然很高，MOS管的损耗该段最大，并随UDS的减小而减小。QGD的大部分用来减小UDS从关断电压到UGS(th)产生的“Miller”效应。QG波形第三段的等效负载电容是：
优化MOS管栅极驱动设计
在大多数的开关功率应用电路中，当栅极被驱动，开关导通时漏极电流上升的速度是漏极电压下降速度的几倍，这将造成功率损耗增加。为了解决问题可以增加栅极驱动电流，但增加栅极驱动上升斜率又将带来过冲、振荡、EMI等问题。优化栅极驱动设计，正是在互相矛盾的要求中寻求一个平衡点，而这个平衡点就是开关导通时漏极电流上升的速度和漏极电压下降速度相等这样一种波形，理想的驱动波形如图6所示。
图6的UGS波形包括了这样几部分：UGS第一段是快速上升到门限电压；UGS第二段是比较缓的上升速度以减慢漏极电流的上升速度，但此时的UGS也必须满足所需的漏极电流值；UGS第四段快速上升使漏极电压快速下降；UGS第五段是充电到最后的值。当然，要得到完全一样的驱动波形是很困难的，但是可以得到一个大概的驱动电流波形，其上升时间等于理想的漏极电压下降时间或漏极电流上升的时间，并且具有足够的尖峰值来充电开关期间的较大等效电容。该栅极尖峰电流IP的计算是：电荷必须完全满足开关时期的寄生电容所需。
应用实例
在笔者设计的48V50A电路中采用双晶体管正激式变换电路，其开关管采用IXFH24N50，其参数为：
根据如前所述，驱动电压、电流的理想波形不应该是一条直线，而应该是如图6所示的波形。实验波形见图7。
总结
本文详细介绍了MOS管的电路模型、开关过程、输入输出电容、等效电容、电荷存储等对MOS管驱动波形的影响，及根据这些参数对驱动波形的影响进行的驱动波形的优化设计实例，取得了较好的实际效果。
影响MOSFET开关速度除了其本身固有Tr,Tf外,还有一个重要的参数:Qg (栅极总静电荷容量).该参数与栅极驱动电路的输出内阻共同构成了一个时间参数,影响着MOSFET的性能(你主板的MOSFET的栅极驱动电路就集成在IRU3055这块PWM控制芯片内); r6 @0 k" S/ l3 }4 u, r/ W
厂家给出的Tr,Tf值,是在栅极驱动内阻小到可以忽略的情况下测出的,实际应用中就不一样了,特别是栅极驱动集成在PWM芯片中的电路,从PWM到MOSFET栅极的布线的宽度,长度,都会深刻影响MOSFET的性能.如果PWM的输出内阻本来就不低,加上MOS管的Qg又大,那么不论其Tr,Tf如何优秀,都可能会大大增加上升和下降的时间 。
偶认为,BUCK同步变换器中,高侧MOS管的Qg比RDS等其他参数更重要,另外,栅极驱动内阻与Qg的配合也很重要,一定 程度上就是由它的充电时间决定高侧MOSFET的开关速度和损耗..
看从哪个角度出发。电荷泻放慢，说明时间常数大。时间常数是Ciss与Rgs的乘积。栅源极绝缘电阻大，说明制造工艺控制较好，材料、芯片和管壳封装的表面杂质少，漏电少。时间常数大，栅源极等效输入电容也大。栅源极等效输入电容，与管芯尺寸成正比并与管芯设计有关。通常，管芯尺寸大，Ron(导通电阻)小、跨导（增益）大。栅源极等效电容大，会增加开关时间、降低开关性能、降低工作速度、增加功率损耗。Ciss与电荷注入率成正比，可能还与外加电压有关并具有非线性等。以上，均是在相同条件下的对比。从应用角度出发，同等价格，多数设计希望选用3个等效电容（包括Ciss）小的器件。Ciss=Cgd+Cgs，充放电时间上也有先后，先是Cgs充满，然后是Cgd。
MOS管栅极电压对电流的影响
电子密度的变化
FET通过影响导电沟道的尺寸和形状，控制从源到漏的电子流（或者空穴流）。沟道是由（是否）加在栅极和源极的电压而创造和影响的（为了讨论的简便，这默认体和源极是相连的）。导电沟道是从源极到漏极的电子流。
耗尽模式
在一个n沟道"耗尽模式"器件，一个负的栅源电压将造成一个耗尽区去拓展宽度，自边界侵占沟道，使沟道变窄。如果耗尽区扩展至完全关闭沟道，源极和漏极之间沟道的电阻将会变得很大，FET就会像开关一样有效的关闭（如右图所示，当栅极电压很低时，导电沟道几乎不存在）。类似的，一个正的栅源电压将增大沟道尺寸，而使电子更易流过（如上图所示，当栅极电压足够高时，沟道导通）。
增强模式
相反的，在一个n沟道"增强模式"器件中，一个正的栅源电压是制造导电沟道所必需的，因为它不可能在晶体管中自然的存在。正电压吸引了体中的自由移动的电子向栅极运动，形成了导电沟道。但是首先，充足的电子需要被吸引到栅极的附近区域去对抗加在FET中的掺杂离子；这形成了一个没有运动载流子的被称为耗尽区的区域，这种现象被称为FET的阈值电压。更高的栅源电压将会吸引更多的电子通过栅极，则会制造一个从源极到漏极的导电沟道；这个过程叫做"反型"。
MOS管栅极检测方法
1．准备工作测量之前，先把人体对地短路后，才能摸触MOSFET的管脚。最好在手腕上接一条导线与大地连通，使人体与大地保持等电位。再把管脚分开，然后拆掉导线。
2．判定电极将万用表拨于R×100档，首先确定栅极。若某脚与其它脚的电阻都是无穷大，证明此脚就是栅极G。交换表笔重测量，S-D之间的电阻值应为几百欧至几千欧，其中阻值较小的那一次，黑表笔接的为D极，红表笔接的是S极。日本生产的3SK系列产品，S极与管壳接通，据此很容易确定S极。
电子管栅极的检测：
1．以额定电压点亮灯丝并预热数十秒。
2．万用表置于Rx100档，以黑表笔接触栅极，红表笔接触阴极。如果出现一个稳定的示数，则证明电子管基本是正常的。相同条件下同新管测得的数值进行比较可以大致得出管子的老化程度。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
