mos源极 漏极 区分

mos源极与漏极

源极（Field Effect Transistor缩写（FET））简称场效应管。一般的晶体管是由两种极性的载流子，即多数载流子和反极性的少数载流子参与导电，因此称为双极型晶体管，而FET仅是由多数载流子参与导电，它与双极型相反，也称为单极型晶体管。

栅极由金属细丝组成的筛网状或螺旋状电极。多极电子管中排列在阳极和阴极之间的一个或多个具有细丝网或螺旋线形状的电极，起控制阴极表面电场强度从而改变阴极放射电流或捕获二次放射电子的作用。

漏极在两个高掺杂的P区中间，夹着一层低掺杂的N区（N区一般做得很薄），形成了两个PN结。在N区的两端各做一个欧姆接触电极，在两个P区上也做上欧姆电极，并把这两P区连起来，就构成了一个场效应管。

mos源极 漏极 区分

1.判断栅极G

MOS驱动器主要起波形整形和加强驱动的作用:假如MOS管的G信号波形不够陡峭，在点评切换阶段会造成大量电能损耗其副作用是降低电路转换效率，MOS管发烧严峻，易热损坏MOS管GS间存在一定电容，假如G信号驱动能力不够，将严峻影响波形跳变的时间.

将G-S极短路，选择万用表的R×1档，黑表笔接S极，红表笔接D极，阻值应为几欧至十几欧。若发现某脚与其字两脚的电阻均呈无限大，并且交换表笔后仍为无限大，则证实此脚为G极，由于它和另外两个管脚是绝缘的。

2.判断源极S、漏极D

将万用表拨至R×1k档分别丈量三个管脚之间的电阻。用交换表笔法测两次电阻，其中电阻值较低（一般为几千欧至十几千欧）的一次为正向电阻，此时黑表笔的是S极，红表笔接D极。因为测试前提不同，测出的RDS（on）值比手册中给出的典型值要高一些。

3.丈量漏-源通态电阻RDS（on）

在源-漏之间有一个PN结，因此根据PN结正、反向电阻存在差异，可识别S极与D极。例如用500型万用表R×1档实测一只IRFPC50型VMOS管，RDS（on）=3.2W,大于0.58W（典型值）。

测试步骤如下

假如有阻值没被测MOS管有漏电现象。

1、把连接栅极和源极的电阻移开，万用表红黑笔不变，假如移开电阻后表针慢慢逐步退回到高阻或无限大，则MOS管漏电，不变则完好

2、然后一根导线把MOS管的栅极和源极连接起来，假如指针立刻返回无限大，则MOS完好。

3、把红笔接到MOS的源极S上，黑笔接到MOS管的漏极上，好的表针指示应该是无限大。

4、用一只100KΩ－200KΩ的电阻连在栅极和漏极上，然后把红笔接到MOS的源极S上，黑笔接到MOS管的漏极上，这时表针指示的值一般是0，这时是下电荷通过这个电阻对MOS管的栅极充电，产生栅极电场，因为电场产生导致导电沟道致使漏极和源极导通，故万用表指针偏转，偏转的角度大，放电性越好。

MOS管的工作原理

由p型衬底和两个高浓度n扩散区构成的MOS管叫作n沟道MOS管，该管导通时在两个高浓度n扩散区间形成n型导电沟道。n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS管。n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。

NMOS集成电路是N沟道MOS电路，NMOS集成电路的输入阻抗很高，基本上不需要吸收电流，因此，CMOS与NMOS集成电路连接时不必考虑电流的负载问题。NMOS集成电路大多采用单组正电源供电，并且以5V为多。CMOS集成电路只要选用与NMOS集成电路相同的电源，就可与NMOS集成电路直接连接。不过，从NMOS到CMOS直接连接时，由于NMOS输出的高电平低于CMOS集成电路的输入高电平，因而需要使用一个（电位）上拉电阻R，R的取值一般选用2～100KΩ。

N沟道增强型MOS管的工作原理

（1）vGS对iD及沟道的控制作用

① vGS=0 的情况

从图1(a)可以看出，增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅——源电压vGS=0时，即使加上漏——源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏——源极间没有导电沟道，所以这时漏极电流iD≈0。

② vGS>0 的情况

若vGS＞0，则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。

排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。

（2）导电沟道的形成：

当vGS数值较小，吸引电子的能力不强时，漏——源极之间仍无导电沟道出现，如图1(b)所示。vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏——源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图1(c)所示。vGS越大，作用于半导体表面的电场就越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。

开始形成沟道时的栅——源极电压称为开启电压，用VT表示。

上面讨论的N沟道MOS管在vGS＜VT时，不能形成导电沟道，管子处于截止状态。只有当vGS≥VT时，才有沟道形成。这种必须在vGS≥VT时才能形成导电沟道的MOS管称为增强型MOS管。沟道形成以后，在漏——源极间加上正向电压vDS，就有漏极电流产生。

vDS对iD的影响：

如图(a)所示，当vGS>VT且为一确定值时，漏——源电压vDS对导电沟道及电流iD的影响与结型场效应管相似。

漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等，靠近源极一端的电压最大，这里沟道最厚，而漏极一端电压最小，其值为VGD=vGS－vDS，因而这里沟道最薄。但当vDS较小（vDS

随着vDS的增大，靠近漏极的沟道越来越薄，当vDS增加到使VGD=vGS－vDS=VT(或vDS=vGS－VT)时，沟道在漏极一端出现预夹断，如图2(b)所示。再继续增大vDS，夹断点将向源极方向移动，如图2(c)所示。由于vDS的增加部分几乎全部降落在夹断区，故iD几乎不随vDS增大而增加，管子进入饱和区，iD几乎仅由vGS决定。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供 MOS管 技术帮助