PFC电路结构和原理-MOS的PFC驱动电路设计及注意事项

PFC电路基本结构和工作原理

图1为未加入PFC电路的整流电路的原理方框图，图 2 为工作波形。通过分析，我们可以看出．未加PFC电路的整流电路稳定工作以后，只有在市电电压的正负峰值附近二极管才导通，产生脉冲电流。造成离线电源功率因数降低的原因在于电流的导通角太小，在半个周期内远远小于 180°，提高功率因数就要设法使电流的波形在整个周期内追踪电压的波形。

既然造成导通角太小的原因是整流器后面接人的大容量滤波电容，有源PFC电路基本思想就是在整流器和大容量滤波电容之间加入一级初级调整，把两者进行隔离，此PFC初级调整变换器输出一个基本稳定的DC电压，同时其输入电流能按照和市电一样的正弦规律变化。

图1

图2

图3所示电路为加入PFC电路的基本结构和工作原理。通过比较，我们可以比较明确看出 PFC电路在电源电路结构中的位置和作用。尽管PFC电路的具体形式繁多，不尽相同，工作模式也不一样（CCM电流连续型、DCM不连续型、CRM临界型），但基本的结构大同小异，大部分都是采用升压的 boost 拓扑结构，因为这种电路形式优点比较多。这也是一种典型的升压开关电路，基本的思想就是前面说的把整流电路和大滤波电容分割，通过控制PFC开关管的导通使输入电流能跟踪输入电压的变化。

工作原理并不复杂，彻底搞清楚这个基本电路的原理，就能触类旁通，给独立分析电路打下基础。在这个电路中，PFC 电感L在MOS开关管0导通时储存能量，在开关管截止时，电感 L 上感应出右正左负的电压，将导通时储存的能量通过升压二极管 Dl 对大的滤波电容充电，输出能量，只不过其输入的电压是没有经过滤波的脉动电压。值得注意的是，平板电视大部分 PFC 电感L上大都并联着一个二极管 D2，该二极管D2具有保护作用。

图3

大家知道：PFC电路后面大的储能滤波电容C和PFC电感L是串联的，由于电感L上的电流不能突变，就对大的滤波电容C的浪涌电流起了限制作用。

MOS的PFC驱动电路设计及注意事项

PFC是电源拓扑中对MOS要求比较高的拓扑之一，这是因为：

（1）PFC有比较宽的输入电压范围。现代电源大都要求在90-264V的全范围交流电压下工作，这意味着MOS既要有足够的耐压等级又要能承受较大电流；

（2）PFC的控制环路速度比较慢，为了平滑100Hz/120Hz的交流整流纹波，PFC反应时间必须达到数十ms。如果控制电路和IC没有专门进行优化，启动过程往往会产生很大的冲击电流，冲击电流可达正常工作时的5-10倍；

（3）在缺乏欠压保护的PFC中，当交流电压降到低于90V很多时，电路仍有可能继续工作，这也会产生很高的开关峰值电流，导致干扰和应力超出正常范围。图6为典型的PFC电路，图7为PFC启动时，MOSFET漏极的冲击电流示意图。

MOSFET的驱动电路已经有很多成熟的方案。在实际应用中，出于成本考虑，很多驱动电路都采用比较简单的芯片直驱方案。但是在大功率和性能要求比较高的应用中，驱动电路的设计对MOSFET的可靠性和系统的性能仍有很大影响。

在图8中是最常见的MOSFET驱动电路，R1，R2是Rg，左图R1+R2是驱动电压上升时的充电电阻，R1单独作为放电电阻，右图R2单独作为充电电阻，R1和R2并联作为放电电阻。R3是驱动自放电电阻。C1和C2分别是外加的Cds和Cgs电容。

dv/dt的控制策略和注意事项

影响dv/dt的因素有MOS自身特性、开关时的电流峰值，以及驱动电路的Rg等。由于AlphaMOS的Ciss特别小，适当的增大Cgs也是有效改善dv/dt的方法。

虽然MOSFET本身可承受的dv/dt和di/dt很高，但是根据经验数据表明，通过改变Rg和Cgs，控制dv/dt不超过20V/ns，对应的di/dt不超过200A/ns，在实际电路中能有较好的工作状态。在效率允许的情况下，dv/dt小于10V/ns，di/dt小于100A/ns更有利于可靠性，如图9和图10所示。

PFC应用中存在宽输入电压范围，输入电压跳变，以及响应时间慢等特点，容易出现比较大的冲击电流。在这种应用中需要特别注意控制峰值电流，同样的驱动参数下，峰值电流越大，开关的dv/dt和di/dt越大。要根据实际应用中的最大峰值电流来调整驱动参数。在设计中，要监测最大冲击电流下的开关波形，以确定是否需要调整驱动参数，使MOSFET工作在较好的状态。

通过漏源极增加额外的电容也可以比较容易地减小dv/dt。在正激有源拑位，桥式软开关，谐振类电路中，合适的漏源极电容有助于开关状态的优化。而在PFC和反激类电路中则需要小心处理，要和效率进行适当的平衡。在效率允许的范围内，通过增大漏源极电容还可以有效地减少EMI。

减少通过Cgd耦合对驱动的干扰

由于AlphaMOS的高速开关特性，以及极低的Ciss和Crss，AlphaMOS更容易受layout不良而导致驱动受到干扰。这种干扰往往是由于高频高压的走线和驱动走线靠的太近。使得漏极的高dv/dt信号通过耦合放大的Cgd进入驱动信号。如图11和图12所示。

驱动端加磁珠

驱动端加磁珠是种简单合理的方法，可以抑制驱动端受干扰产生的尖刺。建议将磁珠放置在尽可能靠近MOS驱动端的位置。TO220等插件封装可以采用套管式磁珠，贴片封装的MOS可以采用类似贴片电阻大小的SMD磁珠。选取磁珠需要查阅其数据手册，确保可以通过至少3A的电流，其峰值抑制频率应在30-100MHz。通常情况下磁珠并不会对驱动波形产生影响，当MOS上流过很大电流导致干扰突然增大时，磁珠才起作用。

合理放置驱动元器件的位置

对于有图腾柱驱动或者三极管辅助放电的驱动电路，起到辅助和增强作用的电路元件要尽可能靠近MOS。特别是地线，要直接单点与MOS的源级连接，一定要尽量避免在驱动的地线回路上有主功率部分的电流通过，否则，主功率回路中的大电流会耦合到驱动回路中，造成驱动的误开通和误关断。控制芯片的驱动信号则要远离高压高频走线。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供 MOS管 技术帮助