关于MOS管导通电阻的详细解析-KIA MOS管

MOS管导通电阻

N沟道增强型的MOS是当UGS大于一定值时就会导通,P沟道增强型的MOS是当UGS小于一定值时就会导通。

即使MOS管完全导通后，也是有导通电阻存在的，RDS(ON)是指当UGS=10V时， D、S两极之间的导通电阻。

导通电阻RDS(ON)的大小并不是一个固定值,它跟温度有关，温度越高,RDS(ON)就越大。

比如下图就是一款MOS管的RDS(ON)与结温的关系图。

可以看到，在不同的结温下，会有不同的RDS(ON),比如在20℃时是0.75Ω。

在使用MOS管设计开关电源或者驱动电路的时候，一般要考虑一下MOS的导通电阻。

因为电流在D极和S极流过时，就会在这个电阻上消耗能量,这部分消耗的能量叫做导通损耗。

选择导通电阻小的MOS管能减小一定的导通损耗，现在小功率的MOS管的导通电阻一般是几毫欧到几十毫欧左右。

如果想要耐压越高，内部结构就要做得越厚，所以耐压越高的MOS导通电阻RDS(ON)会越大。

导通电阻的大小除了可以通过查阅芯片的数据手册来查看，也可以自己进行简单测量，在导通情况下，测出流过MOS的电流ID和电压UDS,电压UDS除以电流ID就是导通电阻了。

降低高压MOSFET导通电阻的原理与方法

1、不同耐压的MOSFET的导通电阻分布

不同耐压的MOSFET，其导通电阻中各部分电阻比例分布也不同。如耐压30V的MOSFET，其外延层电阻仅为 总导通电阻的29%，耐压600V的MOSFET的外延层电阻则是总导通电阻的96.5%。

由此可以推断耐压800V的MOSFET的导通电阻将几乎被外 延层电阻占据。欲获得高阻断电压，就必须采用高电阻率的外延层，并增厚。这就是常规高压MOSFET结构所导致的高导通电阻的根本原因。

2、降低高压MOSFET导通电阻的思路

增加管芯面积虽能降低导通电阻，但成本的提高所付出的代价是商业品所不允许的。引入少数载流子导电虽能降低导通压降，但付出的代价是开关速度的降低并出现拖尾电流，开关损耗增加，失去了MOSFET的高速的优点。

以上两种办法不能降低高压MOSFET的导通电阻，所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。

如除导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途。这样，是否可以将导电通道以高掺杂较低电阻率实现，而在MOSFET关断时，设法使 这个通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的N-外延层。

基于这种思想，1988年INFINEON推出内建横向电场耐压为600V的 COOLMOS，使这一想法得以实现。内建横向电场的高压MOSFET的剖面结构及高阻断电压低导通电阻的示意图如图所示。

与常规MOSFET结构不同，内建横向电场的MOSFET嵌入垂直P区将垂直导电区域的N区夹在中间，使MOSFET关断时，垂直的P与N之间建立横向电场，并且垂直导电区域的N掺杂浓度高于其外延区N-的掺杂浓度。

当VGS＜VTH时，由于被电场反型而产生的N型导电沟道不能形成，并且D，S间加正电压，使MOSFET内部PN结反偏形成耗尽层，并将垂直导电的N 区耗尽。

这个耗尽层具有纵向高阻断电压，如图（b）所示，这时器件的耐压取决于P与N-的耐压。因此N-的低掺杂、高电阻率是必需的。

当CGS＞VTH时，被电场反型而产生的N型导电沟道形成。源极区的电子通过导电沟道进入被耗尽的垂直的N区中和正电荷，从而恢复被耗尽的N型特性，因此导电沟道形成。由于垂直N区具有较低的电阻率，因而导通电阻较常规MOSFET将明显降低。

通过以上分析可以看到：阻断电压与导通电阻分别在不同的功能区域。将阻断电压与导通电阻功能分开，解决了阻断电压与导通电阻的矛盾，同时也将阻断时的表面PN结转化为掩埋PN结，在相同的N-掺杂浓度时，阻断电压还可进一步提高。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助