负载寄生电容对MOS管输出波形的影响-KIAMOS管
调试一个模拟电路时，发现MOS管的输出波形的上升沿和下降沿总是出现不对称的情况，且两者的斜率相差较大。通过仔细分析，发现问题出在负载的寄生电容上，也就是说负载的寄生电容会影响MOS管的充放电时间，进而导致MOS管输出波形出现不对称的情况。
现结合实际的测试情况，对MOS管输出波形受负载寄生电容的影响做一下简单的分析。
一、NMOS驱动负载
上图是一个简单的NMOS驱动负载的电路图，其中，红框中是一个带有250pF寄生电容的负载。在断开反馈回路的情况下，测得的负载上的波形如下图所示。
波形1为负载之前的波形，波形2为负载之后的波形。断开反馈回路。
NMOS管输出波形受负载寄生电容的影响分析
N管栅极上升沿时，漏极处于下降沿状态，下降沿时间约为N管栅极的寄生电容（输入寄生电容和米勒电容）充电时间常数，由于未接限流电阻，所以，充电常数较小，即漏极的下降沿较短，实测只有13ns；
N管栅极下降沿时，漏极处于上升沿状态，上升沿时间约为5V对模拟开关寄生电容的充电时间，充电电阻200Ohm，负载电容250pF(Type)，对应充电常数50ns，实测波形上升沿为103ns；
二、NMOS+PMOS驱动负载
上图是一个简单的NMOS+PMOS驱动负载的电路图，其中，红框中是一个带有250pF寄生电容的负载。在断开反馈回路的情况下，测得的负载上的波形如下图所示。
NMOS+PMOS输出波形受负载寄生电容的影响分析
结合第一种情况的分析，N管栅极上升沿时，漏极处于下降沿状态，下降沿时间较短，所以，P管栅极的下降沿时间也很短，进而P管漏极的上升沿也很短，实测只有15ns，跟第一种情况相当；
同样，结合第一种情况的分析，N管栅极下降沿时，漏极处于上升沿状态，5V电源开始给P管栅极寄生电容充电，即P管栅极处于上升沿，P管栅极上升沿时间约为5V对P管栅极寄生电容的充电时间，充电电阻为200Ohm，寄生电容约为73pF(Type)，充电时间约为15ns；
此阶段，P管漏极则处于下降沿，负载寄生电容250pF开始经P管的漏极电阻100Ohm放电，放电时间常数为25ns。这个过程是P管栅极充电使P管关断导致负载寄生电容放电，是一个相互的作用，不过可以简单计算为15ns+25ns=40ns。实测值为92ns。
上面的计算基本与实测值相差2倍，因为MOS管的寄生电容充放电是一个动态过程，不是简单的乘积，考虑到这个因素，可以将计算结果乘2，即和实测相当。
三、总结
总的来讲，如果只使用了N管的电路形式，则要考虑N管的漏极电阻阻值，如果阻值太大，会影响波形的上升沿，导致上升沿斜率太大；如果阻值太小则要考虑N管的导通电流和漏极电阻的功率问题。
如果使用了N管+P管的电路形式，则要同时考虑N管和P管的漏极电阻阻值，阻值太大，会使波形的下降沿变缓，阻值太小则要兼顾MOS的导通电路和电阻的功率问题。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。
