分析MOS管开关对输入端电源的影响-KIA MOS管
MOS管做开关是一种常用的方式，在电路中比较常用的是一个三极管加一个MOS管，或者一个NMOS加一个PMOS。常用电路如图所示。本文分析基于图2电路引起的MOS管做开关对输入端电源的影响。
图1 三极管加MOS管形式开关电路
图2 NMOS加PMOS形式开关电路
在使用图2做电源开关时，检测电源的波形发现，在开关导通的过程中对电源的输入端有一个电源下拉的现象。其使用环境为，输入电压为DC5V，输出DC5V，开关控制为LVTTL电平（3.3V）。其检测的情况如下所示。
MOS管缓冲电容对电源开关的影响
当没有添加缓冲电容（图中C305，C302，C304，C303）的时候，其对电源下拉到4.2V以下。其检测波形如图3所示；
当只添加前端缓冲电容（C302，C305）时其电源下拉情况明显改善，电源下拉到4.5V左右，其检测波形如图4所示；
当只添加后端缓冲电容(C303，C304)时，其电源下拉情况也得到明显的改善，电源下拉到4.7V左右，其波形如图5所示；
当前后端缓冲电容（C305，C302，C304，C303）都加上时，其电源下拉情况和只添加后端电容时，区别不大。
MOS管缓冲电阻对电源开关的影响
这里的缓冲电阻只测试了后端MOS管的缓冲电阻（R112）对电源开通时的影响。其测试条件为图2种有后端缓冲电容的情况。
当缓冲电阻（R112）为1K时，其后端电压上升时间为2.2ms，下拉影响在4.7V左右，波形上有明显的下拉迹象，波形如所示；
当缓冲电阻（R112）为12K时，其后端电压上升时间为19ms，下拉影响在4.8V左右，波形上没有有明显的下拉迹象，波形如所示；
问题原理分析
MOS管做开关时对电源有一个固有的下拉现象，但可以通过控制MOS管的缓冲电阻、电容来改变MOS管的开通时间，从而控制电源下拉的幅度以及波形的平缓程度。
找到一个MOS管的开关时间的波形图，可以支撑上面的推论。其图如下所示。
图8 MOS管开关时间测试电路与波形
其开关波形过程分析如下所示：
当还没发下拉脉冲时，VGS=0，VDS=-VDD，此时MOS管关断；
当发送下拉脉冲时，VGS逐渐减小，VDS逐渐增加，此时MOS管开通，稳定时，VGS<0，VDS=0(PMOS的导通条件是VGS<0)；
MOS管做开关时，对电源下拉就是这个VDS上升与VGS下降造成的，，而下拉幅度就是满值到VDS与VGS的交叉点。
而在一个固定的电路中，最初与最终的VGS、VDS值是固定了的，我们能改变的就是Td(on)与Tr值（即我们可以通过外面的缓冲电阻与电容调节开关的导通时间）。当Td(on)与Tr值增大后，VGS与VDS的交叉点就相应往上抬了，则开通时对电源的下拉幅度就会小一些。
用MOS管做开关时，对电源的下拉是必然有，但我们可以调节其下拉的幅度，因此电路中建议预留处缓冲电容与电压的位置（根据自己需要保留其一个或者全留）。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。
