栅极驱动的优化
    以下几种简单的技术措施能够有效进步电路的开关速度，这就是栅极驱动的优化（图5. 80）。通常状况下，为了进步电源的应用率，功率开关总是开通的时间远比关闭的时间要长，缩短关断时间就显得尤为迫切，所以栅极驱动的简单优化也大都是针对进步关断速度停止的。

    对于高频信号而言，栅极和源极到驱动控制电路的引线以及RG的寄生电感对开关速度都是有影响的，图5.80 (a)所示电路使一个小容量的电容与上述寄生电感并联，相当于对驱动信号停止了相位校正，因而有利于外关速度的进步。

    栅极电阻主要用来抑制寄生振荡，但是会影响开关速度．图5. 80(b)中的D1在关断时可以消弭RG带来的大局部影响，因而可以相对（开通）进步关断速度。1N4148适用于栅极峰值电流150mA以下的应用，300mA左右时能够换用BAS40之类的肖特基二极管。

    图5. 80(c)所示电路是目前最为常用的驱动优化电路，特别是关于只要正向驱动信号电平而没有负向的栅极驱动信号的状况，这种电路特别有用。PNP晶体管的基极电平低于发射极时导通，反之关断。因而在VMOS关断时，Q2会速导通而加速VMOS的关断，D2则为栅极的正向驱动信号提供通道，也可以维护Q2的基极—发射极不被本人的结电容充放电而击穿。这种电路采用了有源器件Q2，可以提供比拟大的放电电流通道，还可以短路Q1栅极与源极之间的寄生电感，阻止Q1栅极的泄放能量反应到驱动电路。假如将D2视为一个只要开关功用的NPN晶体管，D2与Q2实践上构成了一个“图腾柱”电路，其优势就不用赘言了吧。这种电路的缺乏之处是，Q1的栅极与源极间的电压并不能被拉低到OV，影响开关速度的进一步进步。

    图5. 80(d)所示电路是采用NPN晶体管的关断加速电路，Q2与图5. 80 （c）的Q2的功用相同。由于是NPN管，所以用Q3构成一个与Q1栅极驱动信号反相的自偏置电路，使Q2在Q1关断时开通。在Q1开通的驱动信号降临 时，驱动电流同时对C5充电，此时的C5相当于短道路，将R2短路，驱动信号也  同时送到Q3的基极，使Q3导通，将Q2关闭。当C5充电完成时，刚好是Q1开始关断的开端，Q3关闭，Q2从R1取得偏置而导通，将Q1的栅极与源极近乎短路，加速其关断的过程。R2为C5放电提供通道，C5放电等候下一个开关周期的到来。Q2在Q1开通期间会耗费驱动电流，在Q1关断时由于C5的放电又会拖长Ql的关断延迟时间。不过这种电路的优势是，在系统上电期间，可以坚持Q1的关断，这是由于C5的充电时间是固定的，在系统上电期间，由于电源电压偏低，驱动电压也偏低，C5的充电时间延长，Q3的导通也会延迟以至会不导通，此时的驱动信号会由于Q2的导通而失效。

    当驱动控制电路可以输出互相反相的两路驱动信号时，图5. 80(e)所示电路是更为理想的一种加速电路，Q1是主开关，Q2足加速关断的VMOS，显然Q2只需求比拟低的电压规格即可，它的饱和导通电阻惹起的压降就简直能够疏忽，因而这个电路可以将Q1的栅极拉低至0V。不过，Q2的输出电容和Q1的输入电容是并联的，这显然会增大Q1的等效输入电容，拖慢开关速度。

    RG对驱动性能的影响，我们曾经屡次描绘过，除此之外，栅极驱动信号对开关速度也有一定的影响（表5.8）。


    从上表中的内容能够佐证以下值得我们关注的结论：
    (1)本书的第3章曾经指出VGSS远不止于手册给出的±20V，停止实践测定并留有适宜的裕量，选择比拟高的VGS是利大于弊的。         (2)VGS增加可以增加VMOS的饱和深度，但是大于15V以后，对饱和压降的影响也是微乎其微的。
    (3)反向偏置电压的绝对值也是越高越有利，普通引荐的数值是—5~—15V，实践上，假如肯定是平安的，—20V或许更为适宜。         (4)外表上看，RG似乎是取比拟小的值有利，但实践上减小FWD（续流二极管）关断时的电压变化速率dv/dt的问题更为重要，在源极有限流电阻时，还能增加源极限流电阻的反应作用，进步VMOS的稳定性。因而当开关功耗不是主要矛盾时，应该选择比拟大的RG。因而高压应用场所就应该选择比拟大的RG值。