CMOS电路三态门概念原理应用详解-KIA MOS管
三态门-概念
三态门输出电路除了有高低电平两个状态之外，还有第三个状态--Hi-Z高阻态；
三态门-电路原理
三态门-应用
a.双向传输
在verilog我们使用inout的端口时，常常会使用这样的语句:assing out = en ? out_tmp : 1'bz;其含义是当en=1时，输出接口输出具体电平out_tmp，en=0时则当作输入接口使用，赋值为Hi-Z态，允许外部信号的拉低或者拉高；
电路结构如下图
b.总线结构
电路结构：
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区金田路3037号金中环国际商务大厦2109
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。
