运放参数分析：输入阻抗和输入电容详解-KIA MOS管
下图说明了运放的输入端阻抗的特性。主要有两个参数，输入阻抗和输入电容。对于电压反馈型运入，输入阻抗主要由输入级的决定，一般 BJT 输入级的运放的共模输入阻抗会大于 40MΩ。差模输入阻抗大于 200GΩ。对于 JFET 和 CMOS 输入级的运放，输入阻抗要大的多。这个阻抗通常表现为电阻性。
更值得我们多加关注的是运放的输入电容。这个参数通常在 datasheet 的表格中所列出，但常被忽视。运放的输入电容，通常分为共模输入电容 Ccm 和差模输入电容 Cdiff。
运放的输入共模电容 Ccm 和差模电容 Cdiff 会形成运放的输入电容 Cin。在许多应用中，运算放大器的输入电容都不会造成问题。
但在某些应用中会引起放大电路的不稳定。尤其是反向输入端的电容，是放大电路不稳定的几大罪魁祸首之一。如下图所示是运放在有输入电容的影响下的模型。
这个反向输入端的电容会在运放的环路增益中引入一个极点。正是这个极点的存在，在某些条件下，可能会引起放大电路的不稳定。
运放输入电容引入的极点如下式。即使这个极点 0-dB 交截越频率之内，而是非常靠近 0-dB 交越频率，它也有可能引起问题。在这个极点的频率点上，相位会有 45 度的相位延迟，它很可能减少放大电路的相位裕度。
如放大电路的 0-dB 交截越频率是 2MHz。在 2MHz 处的相位裕度是 89°。 如果这个极点的频率点也在 2MHz 处，它将使相位裕度减少 45°。而变为φ = 89° – 45° = 44°。 44 度的相位裕度就显得的不够了。
通常放大电路的输入电容不只由运放的输入电容组成，还包括布线引起的杂散电容和引脚电容。应尽量避免运算放大器反相输入端存在外部杂散电容，尤其是在高速应用中。反相输入周围区域应去除接地层，从而最大程度地减小 PC 板杂散电容，此外，该引脚的所有连接都应尽量短。
在一些应用，常会加入反馈电容来增加放大电路的稳定，加入反馈电容后的电路的环路增益为，可见反馈补偿电容给环路增益中引入了一个零点。
式中，CG 是指运放的输入电容和输入端的寄生电容。加入反馈电容的好处，就是可以抵消由于运放输入电容和输入端的寄生电容引起的环路不稳定。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区金田路3037号金中环国际商务大厦2109
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。
