运放：输入偏置电流和输入失调电流定义-KIA MOS管

运放的输入偏置电流和输入失调电流的定义

运放的输入偏置电流 Ib 和输入失调电流 Ios，众说周知，理想运放是没有输入偏置电流 Ib 和输入失调电流 Ios 的。但每一颗实际运放都会有输入偏置电流 Ib 和输入失调电流 Ios，我们可以用图 1 中的模型来说明它们的定义。

图 1 运放的输入偏置电流和输入失调电流的定义

图 1 中，[Ib-]是指负向输入端的偏置电流，它的值是 3pA；同理，[Ib+]是指正向输入端的偏置电流，它的值是 7pA；也就是说 Ib 后面的正负号是来区别运放的输入端的。

输入偏置电流 Ib 是由于运放两个输入极都有漏电流（我们暂且称之为漏电流）的存在。我们可以理解为，理想运放的各个输入端都串联进了一个电流源，这两个电流源的电流值一般为不相同。

也就是说，实际的运入，会有电流流入或流出运放的输入端的（与理想运放的虚断不太一样）。那么输入偏置电流就定义这两个电流的平均值，这个很好理解；输入失调电流呢，就定义为两个电流的差。

运放的输入偏置电流和输入失调电流的来源

那我们就要看一下运入的输入级了，运放的输入级一般采用差分输入（电压反馈运放）。采用的管子，要么是三级管 bipolar，要么是场效应管 FET，如图 2 所示。

图 2 运放的输入偏置电流和输入失调电流的来源

对于 bipolar，要使其工作在线性区，就要给基极提供偏置电压，或者说要有比较大的基极电流，也就是常说的，三极管是电流控制器件。

那么其偏置 电流就来源于输入级的三极管的基极电流，由于工艺上很难做到两个管子的完全匹配，所以这两个管子 Q1 和 Q2 的基极电流总是有这么点差别，也就是输入的失调电流。Bipolar 输入的运放这两个值还是很可观的，也就是说是比较大的，进行电路设计时，不得不考虑的。

而对于 FET 输入的运放，由于其是电压控制电流器件，可以说它的栅极电流是很小很小的，一般会在 fA 级，但不幸的是，它的每个输入引脚都有一对 ESD 保护二极管。

这两个二极管都是有漏电流的，这个漏电流一般会比 FET 的栅极电流大的多，这也成为了 FET 输入运放的偏置电流的来源。当然，这两对 ESD 保护二极管也不可能完全一致，因此也就有了不同的漏电流，漏电流之差也就构成了输入失调电流的主要成份。

图 3 LM741 和 OPA369 的输入偏置电流和输入失调电流

图 3 中，上表是 bipolar 的 LM741 的输入偏置电流和输入失调电流，这个电流流到外面电阻，即使是 K 欧级的，也会产生几十 uV 的失调电压，再经放大，很容易就会使输出的电压误差到 mV 级。

下表则是 CMOSFET 的 OPA369 的输入偏置电流和输入失调电流，这两个值要小的多了，比较好的 COMS 运放输入偏置电流和输入失调电流的典型值可以做到小于 1pA 的目标。

这里还要强调的是，ESD 的反向漏电流是与其反相电压有关的。因此当 Vin=(Vcc-Vss)/2 时，加在两个 ESD 保护二极管的电压相当，他们的反向电流可以认为是近似相等的，此时理想情况是无电流流入或流出的，实际情况是电流达到最小值。

因此这时有最小的偏置电流，当运放输入端电压 Vin 不等于(Vcc-Vss)/2，势必造成一个二极管的反向电压高，另一个低，此时两个二极管的反向漏电流就不等了，这个差电流就会构成了输入偏置电流的主要成份。这个现场称为领节效应。因此要使 FET 输入偏置电流最小，就要把共模电压设置在(Vcc-Vss)/2 处。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区金田路3037号金中环国际商务大厦2109

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号

请“关注”官方微信公众号:提供  MOS管  技术帮助

免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。