mosfet制造工艺,场效应管制造工艺介绍-KIA MOS管
MOSFET是场效应晶体管中主要的一种。在FET中，MESFET(Metal-Semiconductor FET，金属-半导体-场效应晶体管)和JFET(Junction FET，结型场效应晶体管)通常是埋沟器件，而MODFET(Modulation-Doped FET，调制掺杂场效应晶体管)通常是表面器件。MOSFET和MISFET(Metal-Insulator-Semiconductor FET，金属-绝缘层-半导体场效应晶体管)既可以采用埋沟形式，也可以采用表面沟道形式，实际上，它们更多为表面沟道器件。
MOSFET基本结构
MOSFET的核心是由金属-氧化物-半导体结构形成的MOS电容。当MOS电容两端外加电压时，氧化物-半导体界面附近的半导体能带发生弯曲。在氧化层-半导体界面处导带和价带相对于费米能级的位置与MOS电容上所加电压有关，因此通过施加适当的偏置电压，半导体表面的特性可以从p型转变为n型，也可以从n型转变为p型。
mosfet制造工艺
1.晶圆制备
硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25％的硅元素，以二氧化硅(SiO?)的形式存在，这也是半导体制造产业的基础。通过多步净化得到可用于半导体制造质量的硅，学名为电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。以12英寸/300毫米晶圆级为例，首先，将多晶硅熔解在石英炉中，然后依靠一根石英棒慢慢的拉出纯净的单晶硅棒，这一熔炼提纯过程被称为拉单晶。得到的单晶硅棒整体呈圆柱形，每根质量约100千克，此时硅的纯度达到99.9999%。用金刚石刀把硅棒横向切割成具有一定厚度的圆形单个硅片，这就是我们常说的晶圆 (Wafer)。切割出来的晶圆经过抛光后变得几乎完美无瑕，其表面甚至可以用来当作镜子。
在此后的每道加工步骤中，在每步的热处理（包括氧化、扩散、离子注入退火、淀积等）之前都必须进行硅片的化学清洗。硅片清洗的目的是，去除硅片表面沾污的有机物、颗粒、金属杂质、自然氧化层等污染物以保证器件的良好性能，这些污染物可能来自制造过程中的人体、空气、水或者设备。
2.氧化工艺
二氧化硅是微电子工艺中采用最多的介质薄膜。二氧化硅在工艺中有着广泛的用途，如器件的隔离与保护、表面钝化、作为栅氧电介质和金属层间介质层等等。按照氧化剂的不同，氧化一般分为干氧氧化、水汽氧化和湿氧氧化。
二氧化硅是一种坚硬无孔的材料，可以作为有效阻挡层，用来保护和隔离器件。通常晶体管的电隔离可以用LOCOS或STI工艺，而STI（浅沟槽隔离技术）用淀积的二氧化硅做主要的介质材料。
二氧化硅薄膜的制备方法有热氧化、化学气相淀积、物理法淀积和阳极氧化法等。其中热氧化法是最常用的氧化方法，热氧化法指硅片与氧化剂在高温下反应生长出一层SiO?膜，需要消耗硅衬底，是一种本征氧化法。常见的热氧化设备主要有水平式和垂直式两种。水平炉管反应炉是最早使用也一直延续至今的一种热氧化炉。主要用在氧化、扩散、热处理及各种淀积工艺中。而在垂直立式炉管氧化炉中，硅片水平放置，承载舟不会因重力而发生弯曲，垂直炉先天向上的热流性使热氧化工艺均匀性比水平式炉好。
3.扩散工艺
将所需杂质按要求的浓度和分布掺入半导体材料中规定的区域，以达到改变材料导电类型或电学性质，常见掺杂杂质包括磷、硼、砷和锑等。在集成电路制造中，主要的掺杂方法有扩散法和离子注入法。扩散是指在约1000摄氏度的高温、p型或n型杂质气氛中，使杂质向衬底硅片的确定区域内扩散，实现半导体定域、定量掺杂的一种工艺方法，也称为热扩散。其物理原理是物质的随机热运动趋向于降低其浓度梯度，存在一个从高浓度区向低浓度区的净移动。扩散工艺的用途包括在MOS制造中形成源区和漏区，在双极器件中形成基区、发射区和扩散电阻区等等。
同时，根据扩散杂质在常温下所处的状态，扩散又可以分为固态源扩散、液态源扩散和气态源扩散。扩散工艺也主要存在如下问题：不能精确控制掺杂浓度和分布，横向效应大；不适合低剂量、浅分布掺杂工艺。随着器件尺寸缩小，杂质分布要求越来越浅，掺杂精度要求越来越高，因此，扩散工艺在1980年代后逐步被离子注入掺杂技术取代。
4.薄膜淀积工艺
薄膜淀积是芯片加工过程中一个至关重要的工艺步骤，通过淀积工艺可以在硅片上生长各种导电薄膜层、半导体薄膜和绝缘薄膜层。各种不同类型的薄膜淀积到硅片上，在某些情况下，这些薄膜成为器件结构中的一个完整部分，另外一些薄膜则会充当工艺过程中的牺牲品，在后续工艺中被去掉。薄膜淀积也是会在形成过程中不断消耗晶片或衬底材料。其中，如果衬底材料也是形成薄膜的元素之一，如硅氧化生长成二氧化硅，称为薄膜生长。薄膜淀积工艺可以分为两类：化学气相淀积（CVD）和物理气相淀积（PVD）。CVD是指利用化学反应生成所需的薄膜材料，使一种或多种气体流进需要镀膜硅片的腔体中，在许多情况下硅片被加热，发生化学反应，固态生成物留在硅片表面上。
CVD常用于各种介质和半导体材料的淀积，如二氧化硅、多晶硅、氮化硅等。PVD是指利用物理机制制备所需薄膜材料，将原子或分子由（靶）源气相转移到衬底表面形成薄膜，常用于金属薄膜的制备，包括蒸发和溅射等。
CVD主要用于介质材料和半导体材料薄膜的制备，淀积速率受气相传输和表面化学反应的约束。衡量薄膜特性的好坏标准在于，首先具有高纯度和高密度，好的厚度均匀性，其次需要具有好的台阶覆盖能力与对衬底材料和下层膜的附着性，需要有填充高深宽比间隙的能力。随着集成电路特征尺寸的不断缩小和深宽比的提高，金属的CVD工艺成为今后发展的重点。
其他的淀积技术还包括离子镀膜、溶液镀膜（化学反应沉积、阳极氧化法、电镀法等）、旋转涂布法等等。
5.光刻和刻蚀工艺
光刻技术是涉及到曝光设备、感光材料、刻蚀设备以及其他各种工艺的综合技术，是指通过曝光和选择性化学腐蚀等工序将掩模版上的集成电路图形印制到硅片上的精密表面加工技术，电路结构则先以图形的形式制作在叫掩模版的石英模板上。紫外光透过掩模版把图形转移到硅片表面的光敏薄膜上，接着进行刻蚀和离子注入。
刻蚀是指用化学、物理、或同时使用物理和化学的方法，有选择地把没被抗蚀剂保护的待腐蚀介质薄膜或金属膜去除，从而实现把掩模图形转移到介质或金属层上。虽然，光刻和刻蚀是两个不同的加工工艺，但因为这两个工艺只有连续进行，才能完成真正意义上的图形转移，所以在工艺线上，这两个工艺是放在同一工序，因此有时也将这两个工艺步骤统称为光刻。
6.离子注入工艺
离子注入技术是在1960年代发展起来的，目前是集成电路制造中占主导地位的一种掺杂技术。大多数半导体中都需要形成一定的掺杂区。掺杂剂可以是施主(n型)或受主(p型)，对于硅最普遍的n型掺杂剂是砷、磷和锑，而最普遍的p型掺杂剂是硼。其基本原理是将杂质原子经过离化变成带点的杂质离子，并使其在电场中加速，获得一定的能量后，直接轰击到半导体基片内，使之在体内形成一定的杂质分布。一般CMOS工艺流程需要6~12次离子注入。典型的离子注入工艺参数：室温注入高温退火，注入能量5~500KeV，剂量约10^11~10^16/cm^2，注入深度平均可达10nm~10um。与扩散相比，离子注入剂量均匀，杂质分布灵活，横向扩散小，且工艺重复性好，但缺点为易造成晶格损伤。在超浅结、轻掺杂漏区(LDD)和绝缘层上硅技术(SOI)中均运用到离子注入工艺。
离子注入可分为直接注入法、间接注入法和多次注入法。直接注入顾名思义，离子在光刻窗口直接注入衬底，射程远，重掺杂时采用；间接注入是通过薄膜或光刻胶注入衬底，污染少，可以精确获得表面浓度；多次注入通过多次注入使杂质纵向分布精确可控，也可以使杂质分布为设计的形状。
至此为止，单个MOSFET器件在工艺上已经基本成型，最外层的氮化硅起到绝缘与保护的作用。之后便是刻蚀源区、漏区与栅极对应的一部分氮化硅，露出欧姆接触孔实现最终的电气连接。我们通过物理气相淀积(PVD)淀积欧姆接触金属层。
7.平坦化工艺
在集成电路工艺发展过程中，随着加工层数的增加，出现了表面的台阶高度差越来越大的问题。台阶高差越大，给光刻带来的难题之一是涂布的光刻胶厚度相差太大，光刻后的线条粗细不均。由此产生的解决方法便是平坦化技术，其目的在于把随硅片表面起伏的介电层加以平坦化，提高后续金属层制作的质量。传统的平坦化技术有反刻法、BPSG回流法和SOG旋涂玻璃法。
随着线宽的减小和集成度的不断增加，硅片的全面平坦化势在必行。CMP（Chemical Machine Polishing）化学机械抛光是唯一一种能够提供硅片全面平坦化的工艺。CMP开始应用于抛光金属钨来制作钨插塞及嵌入式的金属结构，目前主要通过对金属层间介电层的抛光，来达到硅片的全面平坦化。CMP通过硅片和抛光头之间相对运动来实现，在硅片和抛光头之间有磨料，表面材料与磨料发生化学反应生成相对容易去除的表层，并同时施加压力平坦化表面，也可以选用适当的磨料和抛光垫来抛光金属和介质层。CMP优点是全局平坦化，改善了金属台阶覆盖，提供制作金属图形的一种方法（大马士革法），可以不需要等离子刻蚀，而相对于干法刻蚀设备不使用危险气体。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950（微信同号）
QQ：2880195519
联系地址：深圳市福田区金田路3037号金中环国际商务大厦2109
请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公众号
请“关注”官方微信公众号:提供 MOS管 技术帮助
免责声明：本网站部分文章或图片来源其它出处，如有侵权，请联系删除。
